Como o índice de aproveitamento dos wafers de silício impacta o consumidor?
Daniel Trefilio
Como o índice de aproveitamento dos wafers de silício impacta o consumidor?

O índice de aproveitamento dos wafers de silício é, resumidamente, a porcentagem de falhas apresentadas nos chips produzidos em massa por um molde de silício. Quanto maior o índice de aproveitamento, maior o número de chips “perfeitos” por lote, e essa proporção afeta diretamente os preços dos produtos que vão utilizar aqueles chips.

O Canaltech conversou com o Engenheiro de Aplicações da Intel Brasil, Yuri Daglian, sobre o que é o índice de aproveitamento e fatalmente esbarramos nos impactos desse fator para o consumidor final.

“Para eu viabilizar qualquer tipo de produto, precisa ter um volume e eu preciso pensar nos índices de defeito na minha fabricação. Nenhum processo tem 100% de aproveitamento, vão ocorrer defeitos. Então, sabendo disso, eu posso fazer um projeto para o meu chip high-end, com todos os núcleos ali e deixar, dentro desse projeto, uma certa tolerância do seguinte tipo: se tiver um defeito que atinja 2 cores, eu ainda consigo utilizar esse chip, só não vai ser o high-end, vai ser o mid-end”, explicou Yuri Daglian.

-
Feedly: assine nosso feed RSS e não perca nenhum conteúdo do Canaltech em seu agregador de notícias favorito.
-

Precificando os wafers de silício

Retomando brevemente um pouco do que já vimos sobre os índices de aproveitamento, a produção dos chips modernos envolve um processo extremamente complexo e, principalmente, caro . Contudo, esse custo propriamente dito vai muito além da simples linha de fabricação e envolve todo o investimento em pesquisa e equipamentos avançados, como os scanners avançados de microlitografia .

Na prática, essas máquinas emitem feixes de luz de altíssima frequência, muito acima da faixa ultravioleta — daí o nome Extreme Ultra-Violet . Essa luz passa por máscaras com os “moldes” chips, “imprimindo” todo o conjunto de circuitos no silício devidamente preparado e tratado para reagir ao processo de irradiação.

Contudo, como explicou Yuri, nenhum processo de fabricação em larga escala está livre de falhas. Elas sempre vão ocorrer, em maior ou menor grau, dependendo de vários fatores, entre eles:

  • Dimensões dos circuitos : quanto menor os componentes impressos, mais preciso deve ser o processo de microlitografia.
  • Complexidade dos circuitos : circuitos muito complexos estão mais sujeitos a falhas
  • Maturidade da arquitetura : ao identificar pontos críticos em processos, as fabricantes tendem a otimizá-los, e arquiteturas muito novas ainda não tiveram tempo suficiente de observação e experimentação em produções em larga escala para identificar essas falhas em potencial.
  • Maturidade das tecnologias embarcadas : o mesmo vale para o tipo de tecnologia , como o padrão de transistores utilizado.
  • Qualidade dos insumos : a própria qualidade do silício utilizado na fabricação dos wafers afeta o potencial reativo dos wafers ao processo de microlitografia, fatalmente interferindo no produto final.
  • Interferências externas : por mais que as fundições sejam ambientes extremamente controlados, o processo em si é extremamente sensível e envolve trabalhar com irradiação luminosa de altíssima frequência. Uma variação de tensão, por mais imperceptível que seja em processos normais, pode alterar a frequência do feixe e resultar em falhas na impressão dos circuitos.

Ainda é preciso adicionar à conta dos chips todo o tempo e investimento em Pesquisa e Desenvolvimento , os estudos, testes, controle de qualidade, intercâmbio de tecnologias e profissionais, e assim por diante.

Por isso, toda nova geração de chips, seja de CPUs, GPUs, memórias NAND ou qualquer outro componente baseado em semicondutores, é precificada sempre e invariavelmente pensando em cobrir todos os custos — e ainda gerar lucro — sobre o projeto topo de linha. Ou seja, o custo de produção dos novos chips Meteor Lake é todo pautado nos chips Intel Core Ultra 9 185H , topo de linha com o menor índice de falhas possível no projeto final.

“Dependendo do meu nível de defeito, eu ainda consigo aproveitar aquele processador, mas no nível um pouco abaixo de performance. Claro que o consumidor final também vai pagar menos. Planejando isso no meu projeto desde o início, assumindo que vai ocorrer algum defeito, eu já preparo o meu processador para, em vez de eu ter que descartar todos os chips com defeito, eu precise descartar apenas 20%, aproveitar 10% nos topo de linha e os outros 70% em produtos um pouco mais de entrada.”

Um wafer para cada pastilha

Em paralelo, é importante reforçar que, diferentemente dos antigos chips monolíticos, os novos padrões em chiplets com empacotamento avançado, como o Intel Foveros , não são compostos por um único wafer. Isso porque, pelo próprio processo de fabricação, cada uma dessas bolachas de silício utiliza uma “máscara” específica para cada pastilha.

O projeto do Core Ultra 9 185H utiliza uma série de wafers diferentes, em litografias diferentes, com arquiteturas diferentes, sendo um para cada chiplet que compões o CPU . A vantagem imediata dessa abordagem é que arquiteturas mais maduras costumam ter um aproveitamento maior do wafer, além de um custo de produção menor.

“Os custos [de fabricação] estão aumentando muito de forma exponencial, então a gente precisa pensar em alternativas, como a arquitetura desagregada, que a gente chama aqui de empacotamento. É o ato de eu conseguir fabricar locais diferentes do chip em litografias diferentes, juntar tudo isso e ter um chip funcional. Quanto maior a pastilha que eu tenho que fabricar de uma vez só, mais fácil com um defeito nela. Se eu fabricar o processador com pastilhas muito pequenas e depois juntar tudo, a chance de ocorrer um defeito na fabricação é muito menor do que se eu fizesse o mesmo tamanho de processador, mas de forma monolítica.”

Isso permite diluir o custo do projeto total, uma vez que as microarquiteturas mais modernas e caras serão utilizadas exclusivamente nos componentes para os quais elas são indispensáveis. Se não houve uma atualização de um grupo específico de aceleradores entre gerações, a geração mais nova ainda irá utilizar aquele chiplet mais barato e com melhor rendimento.

Portfólio partindo do topo

Resumidamente, o projeto computacional de um processador Raptor Lake Refresh i9-14900K e um i5-14600K é o mesmo de ponta a ponta, da etapa de P&D à linha de montagem. Os preços são definidos baseados em todos esses custos, marketing, projeções de lucro esperadas e no índice de aproveitamento médio dos wafers dessa geração, já considerando o que será perdido e o que será aproveitado nos chips high end.

“Esse processo é super importante para viabilizar a economia de escala e para eu conseguir entregar produtos bons com nível de qualidade alta, mas num custo mais baixo para o meu cliente final.”

A partir daí, o restante do portfólio vai sendo constituído e precificado como um percentual do valor do produto mais caro em relação ao desempenho estimado de cada segmento. Por essa razão, as fabricantes geralmente têm o costume de lançar primeiro os produtos topo de linha, em sequência os intermediários e apenas por último os de entrada.

Vale ressaltar que essa é uma prática em toda a indústria de semicondutores e não está restrita aos processadores para PC, mas se estende também a placas de vídeo, smartphones, consoles e assim por diante.

Leia a matéria no Canaltech .

Trending no Canaltech:

    Link deste artigo: https://tecnologia.ig.com.br/parceiros/canaltech/2024-05-27/como-o-indice-de-aproveitamento-dos-wafers-de-silicio-impacta-o-consumidor-.html

    Mais Recentes

      Comentários

      Clique aqui e deixe seu comentário!